Vývoj hardwarového akcelerátoru náročných výpočtů s více FPGA
Téma dosud nemá řešitele. Máš-li o něj zájem, zaregistruj se a přihlaš se k tématu.- Instituce
- Vysoké učení technické v Brně
- Fakulta/ústav
- Fakulta elektrotechniky a komunikačních technologií
- Další údaje o pracovišti
- Ústav mikroelektroniky
- Lektoři
- Martin Šťáva
Cílem práce je návrh a výrobu vývojové desky (hardware) pro urychlování výpočetně-náročných softwarových algoritmů – např. šifrování, konvoluce, komprese videa a jiných algoritmů především z oblasti „digital signal processing“ (DSP).
****
Téma spadá do oblastí mikroelektroniky, počítačového inženýrství, popř. informačních technologií. Nevyžaduje cestování mimo Brno.
****
Od studenta je požadována schopnost navrhovat a kreslit elektronická schémata a desky plošných spojů (DPS) v některém návrhovém systému (např. OrCAD, EAGLE, Formica aj.), základní znalosti o fungování napájecích pulzních zdrojů a alespoň pasivní znalost anglického jazyka na úrovni B1 (CEFR).
****
Očekávaným výstupem je vývojová deska obsahující jedno FPGA (M) s možností implementace hard procesoru nebo soft procesoru a další akcelerační FPGA (A) připojená k M přes některou ze sériových sběrnic (např. PCI Express, SPI apod.), ethernetové rozhraní připojené k M, podpůrné obvody a napájecí zdroj.
****
Studenti mohou očekávat uvedení do problematiky, přístup k návrhovému systému Cadence (OrCAD), výpomoc s výrobou, osazením a oživením vývojové karty, výpomoc s výpočetními jádry a s implementací hardwarové části.